当前SIDesigner可以快速进行假设性分析,帮助用户在预走线阶段就可以从信号完整性和电源完整性角度获得最佳走线方案。 借助第三方3D全波建模求解器,SIDesigner可以完成所有其它信号完整性时序签核仿真工作(signal integrity timing sign-off simulation work)。此外,在SIDesigner中可自由进行电路拓扑搭建,支持信号完整性与电源完整性协同仿真功能。
SIDesigner支持并行接口(如DDRx,EMMC)SI分析和Serdes通道仿真。得益于自由的电路拓扑搭建,SIDesigner还可以提供电源完整性分析和其它通用电路仿真功能。
易于掌握的GUI界面
强大的内置SPICE引擎,无需第三方SPICE许可证要求
集成2D EM解算器,可对传输线进行高精度建模
可轻松搭建的DDR组件
通过易用的交互式GUI轻松设置IBIS
信号完整性和电源完整性假设性分析
常用电路元件组成的通用电路仿真
拖放操作即可完成系统级信号完整性分析
自由设计拓扑搭建以进行快速的假设分析设计验证
内置波形查看器,可快速检查仿真结果
R,L,C,E,F,G,H
S参数/宽带 SPICE模型
支持用户导入子电路
传输线,过孔
IBIS,IBIS-AMI
晶体管,二极管
常用信号源
直流分析
交流分析
瞬态分析
统计学眼图分析
PDA(最大值失真分析)
Bit by bit瞬态分析