整板 SI 验证为何容易漏项

PCB 投板前，SI 工程师会将叠层、实际走线、过孔和器件模型带入后仿，检查信号波形和关键指标是否满足设计要求。

单条网络的流程并不复杂：选择网络，配置驱动端与接收端模型，设置激励和探测点，运行仿真，再检查波形、上升下降时间或眼图。

当验证范围扩大到整块 PCB，任务随之变化。同一块板上可能同时存在 DDR 数据、时钟、地址与控制信号，以及普通单端、差分和跨板网络。单条网络能够完成仿真，不代表整板验证已经完成。

更难发现的情况是，设计迭代后某条网络改了名称，原有清单没有同步更新。其他网络仍能正常出图，这条遗漏项却不会触发报错。

整板验证需要同时回答三个问题：关键网络是否全部覆盖，仿真条件是否一致，结果能否按同一标准复核。

从单条链路到整板网络集合。验证对象增加后，任务也从一次仿真扩展为网络覆盖与条件管理。

规模：网络与工况同时增加

整板后仿增加的不只是网络数量，还包括网络之间的耦合关系和每条网络的工况组合。

在 DDR 数据、地址等高密度接口中，一条受扰网络的结果可能受到相邻干扰网络影响。为了评估近端串扰、远端串扰及其对波形、眼图和时序裕量的影响，同组耦合网络往往需要在同一工况下同时仿真。验证对象由一条链路变成了网络集合。

同一组网络还可能需要检查不同工艺角、RLC 参数或器件模型。多板系统则要确认连接器管脚与 S 参数端口的映射关系。

网络和工况同时增加后，验证工作需要统一管理六类信息：

· 待验证的关键网络；

· 模型、激励与探测点；

· 同组网络与串扰工况；

· 需要扫描的变量；

· 测量指标与判定标准；

· 需要返回设计处理的风险项。

这些信息如果分散在操作记录、临时表格、波形窗口和多个报告版本中，团队就难以确认整板是否完成了同口径验证。

漏项：未被选中的网络不会报错

逐条后仿依赖工程师维护网络清单，并逐项确认驱动方向、探测点和信号分组。设计过程中如果更换器件、修改网络名称或调整连接关系，清单也要同步更新。

遗漏不会影响其他网络运行。已经选中的网络仍可正常生成波形和报告，未被纳入验证的网络却不会主动提示。

因此，整板验证首先要确认的不是单条波形是否正确，而是关键网络是否已经完整覆盖。

配置：重复操作难保条件一致

网络没有遗漏，也不等于验证条件一致。

同一接口中的不同信号，可能使用了不同的驱动或接收模型；探测点可能分别位于封装管脚和芯片端；工艺角也可能混用典型、快角和慢角设置。

RLC 器件的取值与连接状态、激励频率、码型长度、仿真时长和步长，同样可能在重复配置中发生变化。

这些差异会直接影响结果比较。波形发生变化时，工程师需要判断变化来自实际走线，还是来自模型、激励或探测位置。如果配置没有统一记录，结果就难以复核。

判定：生成波形不等于完成验证

不同信号需要检查不同指标。普通信号可能关注峰峰值、上升时间和下降时间；DDR 数据线还要检查眼高和眼宽。每项结果都要与对应的 Spec，也就是工程判定标准进行比较。判定门限既可能来自接口规范，也可能来自项目级要求，不能在看图时临时确定。

网络数量较少时，工程师可以逐张查看波形，再把截图整理进报告。验证范围扩大后，人工判断会带来新的问题：

· 同一指标是否使用了相同的测量方法；

· 不同网络是否配置了正确门限；

· 报告中的异常项能否回到原始网络和拓扑；

· 设计修改后，相关结果能否按原条件重跑并更新。

如果上述信息依赖个人记忆，报告只能汇总结果，难以形成可追溯的验证记录。

整板验证中的流程缺口：网络漏项、配置差异、判定标准分散，以及结果难以回到原始拓扑。

整板验证需要测试计划

在严谨的整板验证流程中，起点通常不是打开仿真器后临时选择网络，而是一份预先定义的测试计划（Test Plan）。

测试计划需要锁定待验证的网络集合、模型版本、激励与探测位置、工艺角和串扰工况，并为不同信号预先指定测量指标与判定门限。

单网络仿真回答的是：一条链路在当前条件下表现如何。

整板验证还要确认网络覆盖、配置一致性、统一测量、异常追溯，以及修改后的重新验证。

当关键网络持续增加，把整板验证拆成多次独立的单网络操作，会留下流程缺口。工程经验可以发现部分问题，但不能替代稳定、可复核的验证记录。

整板 SI 后仿需要以测试计划为基线，把板图、网络、模型、工况、测量标准和报告纳入同一流程，明确哪些验证已经完成、哪些结果存在风险，以及设计应从哪里继续修改。设计发生变化后，团队也可以据此确认受影响的验证项，并按原条件重跑和更新报告。

下一篇将介绍，一套面向 PCB 整板关键网络的批量时域验证流程，如何从板图走向可判定、可追溯的报告。