AEIF｜巨霖科技邓俊勇：车规级芯片SI/PI仿真，正在面对一场没有量化标准的硬仗

5月20-21日，AEIF 汽车电子创新大会在上海召开。本届大会聚焦智驾电动化、芯片工具链与生态安全，汇聚整车及零部件、车规芯片、系统与软件、AI与互联网等领域重点企业。

巨霖科技副总经理邓俊勇受邀出席高峰论坛，发表主题演讲《高性能车规级芯片的SI/PI仿真挑战》。演讲围绕汽车"新四化"驱动下高性能车规芯片的仿真现状，系统梳理了当前行业在信号完整性（SI）和电源完整性（PI）设计验证领域面临的结构性挑战，并分享了巨霖科技在工具和算法层面的探索路径。

一、车规芯片走向"消费级性能+工业级可靠性"的交汇处

邓俊勇在演讲开篇指出，电动化、智能化、网联化、共享化的"新四化"浪潮正推动车用芯片快速向高性能方向演进。ADAS、智能座舱、中央计算单元等应用的兴起，使7nm/5nm制程、2.5D/3D封装、Chiplet技术相继引入汽车场景。高算力、高频率、高带宽、高功耗在车规严苛的环境约束下叠加，构成了一个几乎没有先例可循的设计难题。

"自动驾驶和座舱娱乐对算力的要求，正在让车用计算芯片向工业级和消费级性能芯片看齐。但与此同时，车规要求宽温域（-40℃到150℃）、15年以上长寿命、符合ASIL功能安全等级，这些约束在消费级场景里几乎不存在。" 邓俊勇表示，这两端要求的同时收紧，使得SI/PI仿真的难度远超以往。

二、现有标准对SI/PI"直接管"的部分几乎是空白

邓俊勇认为，主流车规标准对SI/PI的覆盖，大多是间接的。

AEC-Q100针对封装后芯片的机械失效测试，不直接定义SI/PI指标；ISO 26262是功能安全标准，其PMHF、SPFM、LFM等硬件失效指标虽会间接受到SI/PI性能影响，但并无直接量化约束；CISPR 25作为EMC/EMI测试标准，SI/PI设计质量会影响电磁兼容表现，但同样不直接给出Signoff指标。

"车规级对SI/PI的直接要求较少，实际仿真基本遵循无法量化的'从严'准则。" 邓俊勇总结道，"这既是挑战，也意味着行业缺乏统一基准，每家公司实际上在用各自的判断做决策。"

高温工况加剧信号损耗和直流压降，长寿命要求对互连和器件的电迁移问题提出更严苛的约束，功能安全要求SI/PI裕量必须覆盖极端情况——而这些要求目前都没有对应的明确Signoff标准。

三、Signoff流程的精度困局：速度和准确性难以兼顾

在仿真工具与流程层面，邓俊勇深入分析了当前高速并行接口Signoff的核心矛盾。

现有主流方法在精度和效率之间存在明显的三角权衡：统计分析（Statistical）速度最快，但在处理串扰、噪声等非线性效应时精度不足，容易给出过于悲观或不准确的结果；逐比特仿真（Bit by Bit）支持自适应均衡，但在低BER外推和非线性效应处理上同样存在精度问题；全瞬态仿真（Full Transient）精度最高，能考虑电源噪声影响，但效率极低，处理抖动和BER计算的能力受限。

"有精度问题但面面俱到的流程，和精度高但效率受限的流程——这个选择本身就是行业现状的缩影。" 邓俊勇说，"Channel Simulation因SerDes的BER需求被引入业内，并延续至DDR接口，但其累加/卷积的精度问题在高速车规场景下被进一步放大。"

针对这一困局，巨霖科技的探索方向是"重回瞬态"：基于Full Transient仿真结合EQ后处理，以理论最短的最差码型提升效率；同时开发基于Transient仿真的BER等高线（BER Contour）流程，在保证瞬态级精度的同时，以最小化码型类别和数量的方式提升实用性。演讲现场展示的初步验证数据显示，无论是针对包含还是不包含TX抖动的场景，传统统计分析（Statistical）的眼宽/眼高结果均呈现出系统性的过度悲观。而巨霖基于Transient与Transient BER的验证结果则高度一致，这进一步印证了传统统计方法的误差主要来源于其卷积/累加算法本身，而非特定的仿真场景。

四、从"仿真通过"到"量产达标"：DFQ把良率引入设计决策

除了算法精度，生产工艺偏差对SI/PI指标的影响同样是车规场景的关键课题。

邓俊勇在演讲中介绍了SIDesigner的DFQ（Design for Quality）功能，并展示了一组来自实际项目的验证数据：在DDR设计的对比中，传统设计方案的眼图裕量表面看略大（眼高 70.3mV / 眼宽 26.3ps），但经过DFQ优化分析后，其量产缺陷率高达13.8%；相反，经过DFQ协同优化的设计方案，虽然绝对裕量略微收窄（眼高 69.9mV / 眼宽 25.8ps），但其实际缺陷率却大幅降至7.6%。

"好的仿真结果不等于好的产品，一旦把生产工艺的参数分布考虑进来，两个方案的排名会完全颠倒。" 邓俊勇表示，该方法已获多家头部IC设计公司验证，并计划基于统一标准推广应用。

五、给行业的三点建议

演讲最后，邓俊勇提出了三点面向行业的建议：

1、车规标准应引入清晰的SI/PI设计与测试指标。 尤其针对Chiplet架构等封闭式设计，模糊的"从严要求"无法支撑系统性的质量保证，行业需要可量化的设计基准。

2、EDA工具应提供便利的极端工况仿真接口。 车规场景下的高温、老化、噪声耦合等极端工况，不应依赖工程师手动搭建仿真环境，工具层面需要系统化的支持，使设计者能快速评估复杂工况对互连SI/PI性能的影响。

3、推动EDA厂商与设计企业的生态闭环。 车规级芯片的复杂场景无法单靠纯理论算法解决。EDA厂商需要不断精进底层算法提供流程选项，而芯片设计企业则需要提供真实场景并践行流程，双方在方案探索上的互动与闭环反馈，比以往任何时候都更加重要。

六、关于SIDesigner

SIDesigner是巨霖科技面向高速SI/PI电路级仿真的一站式平台，覆盖从芯片到封装到系统的完整链路。其核心引擎SIDCore集成Golden精度True-SPICE与Channel Simulation双仿真能力，支持高速并行接口（DDR/HBM/UCIE等）与SerDes接口（PCIe/MIPI/USB等）的全场景Signoff仿真，并提供DFQ、PDA、BERC、RS-Code等附加功能，支持工艺偏差分析、最差码型推算和FEC纠错仿真。