技术文章
-
2026.07.15PowerExpert —— 面向复杂电力电子系统的 Signoff 仿真引擎PowerExpert 是面向复杂电力电子系统的高精度模拟/混合信号 Signoff 仿真引擎，支持多类 SPICE 分析、单机多核并行和主流 SPICE 模型兼容。本文从结果可信度、场景覆盖度与模型迁移成本三方面说明其产品定位和评估要点。
查看更多
-
2026.07.08电力电子仿真评估：不能只看波形的三个标准面对这种翻车风险，团队该用什么标准判断一套仿真工具值不值得信？
查看更多
-
2026.06.09DDR信号完整性参数优化：用DFQ灵敏度分析（S1/ST）找到最高杠杆的设计变量DDR设计调优阶段，ODT、corner、VDDQ、走线参数都会影响SI性能，但各变量贡献度差异悬殊。本文介绍DFQ如何通过DOE+RSM建模、再用方差分解（主效应S1/总效应ST）量化每个变量对眼图的贡献，把有限的优化资源投到最高杠杆的可控参数上。
查看更多
-
2026.05.27DDR5/DDR6时序预算验证：PDA峰值失真分析如何替代完整多corner仿真查看更多
-
2026.05.18全文转载 | Chiplet双向互连，如何把BER分析做得又快又准？查看更多
-
2026.05.07DDR5信号完整性Signoff后的量产良率陷阱：用DFQ提前预测缺陷率传统SI仿真仅验证标称参数下的性能，无法反映量产工艺波动对良率的影响。本文介绍DFQ如何通过DOE+RSM+蒙特卡洛分析，在DDR5 Signoff阶段量化量产缺陷率，帮助工程师在方案决策阶段提前锁定良率风险。
查看更多
-
2026.04.29信号完整性仿真工具选型：SIDesigner 四个核心能力的实战验证信号完整性仿真工具选型：SIDesigner 四个核心能力的实战验证
查看更多
-
2026.04.23DDR5/HBM3信号完整性仿真工具怎么选？四个标准验证查看更多
-
2026.03.20PanosSPICE：确立芯片级仿真的"黄金底座"查看更多
-
2026.03.13复杂芯片设计中的SPICE仿真困境：精度与效率的权衡之道核心观点概览 · 高速接口设计面临精度与效率的两难困境 · 传统 True-SPICE 精度高但耗时数周，FastSPICE快但精度有损 · 全晶体管级物理建模是解决根本问题的技术路径——唯有器件模型足够准，系统级验证才有可信基础
查看更多
探索更多
-
高速接口的速率翻了十倍，SI/PI仿真的难度何止翻了十倍
2026.04.14 -
PanosSPICE：确立芯片级仿真的"黄金底座"
2026.03.20
-
复杂芯片设计中的SPICE仿真困境：精度与效率的权衡之道
2026.03.13
-
Chiplet封装设计面临多维仿真挑战，信号与电源完整性成关键技术瓶颈
2025.10.29 -
UCIe协议： 推动Chiplet发展的关键力量
2025.08.12 -
电源噪声：电子系统的 “暗礁” 与应对策略
2025.07.28 -
DFQ换新颜——全面提升用户体验
2025.07.08 -
群延迟：信号传输中的隐形守护者
2025.07.03 -
使用SIDesigner轻松仿真PCIe场景
2025.06.09
